

Nuovo Esperimento	Gruppo
DISPEC	5

Struttura
MILANO

Rappresentante Nazionale: GIANCARLO RIPAMONTI

Struttura di appartenenza: Milano

Ricercatore responsabile locale: G. Ripamonti

Posizione nell'I.N.F.N.: Incar. di ric.

PROGRAMMA DI RICERCA

A) INFORMAZIONI GENERALI

Linea di ricerca	Elettronica per il processamento digitale di impulsi
Laboratorio ove si raccolgono i dati	Laboratorio Nazionale di Legnaro, via Romea 4, Legnaro PD GSI Darmstadt, D
Acceleratore usato	Tandem 16MV + LINAC superconduttore
Fascio (sigla e caratteristiche)	=====
Processo fisico studiato	=====
Apparato strumentale utilizzato	Strumentazione CAD per progettazione di architetture numeriche per elaborazione di segnali e per programmazione e test di circuiti elettronici digitali configurabili. Strumentazione da laboratorio per caratterizzazione di circuiti elettronici digitali.
Sezioni partecipanti all'esperimento	MILANO
Istituzioni esterne all'Ente partecipanti	=====
Durata esperimento	3 anni

B) SCALA DEI TEMPI: piano di svolgimento

PERIODO	ATTIVITA' PREVISTA
2001	Studio e messa a punto degli algoritmi high-performance per la misura real-time ottima dell'energia, dei tempi di arrivo e delle caratteristiche di forma di impulsi. Progettazione di un processore misto analogico-digitale per radiazione X e gamma competitivo per prestazioni e potenzialita' applicative.
2002	Realizzazione del processore per misure ad alta risoluzione di energia di radiazione X e gamma. Progettazione e realizzazione del processore digitale per la misura ottima del tempo di arrivo e allo studio della forma di impulsi, con inizializzazione ed un adattamento automatico dei filtri impiegati alle condizioni sperimentali.
2003	Realizzazione della sintesi dei processori per l'energia e per i tempi di arrivo in versione multicanale. Realizzazione dello strumento a canali multipli interattivi per il trattamento dell'informazione contenuta nella forma degli impulsi, ad esempio per rivelatori segmentati di grandi dimensioni HPGe.

Mod. EN. 1

(a cura del rappresentante nazionale)

Nuovo Esperimento	Gruppo
DISPEC	5

Struttura
MILANO

PREVENTIVO LOCALE DI SPESA PER L'ANNO 2001

In ML

VOCI DI SPESA	DESCRIZIONE DELLA SPESA	IMPORTI		A cura della Comm.ne Scientifica Nazionale
		Parziali	Totale Compet.	
Viaggi e missioni	Interno			
	Estero	Riunioni di lavoro per discussione e confronto con laboratori di ricerca	5	5
Materiale Consumo	Licenza Matlab con relativi toolboxes (vedi relazione allegata) Licenza Maple per PC Xilinx Alliance Standard ModelSim Xilinx Edition VHDL Code Composer Studio + Compiler Tools + Debug Tools for TMS3 Code Composer Studio per TMS320C6000	17 2.3 3.7 2.6 16 7.4	49	
Trasp.e facch.	=====			
Spese Calcolo	Consorzio Ore CPU Spazio Disco Cassette Altro			
	=====			
Affitti e manutenz. apparecchiati.	=====			
Materiale Inventariabile	=====			
Costruzione Apparati	=====			
Totale			54	
Note:				

Nuovo Esperimento	Gruppo
DISPEC	5

Struttura
MILANO

ALLEGATO MODELLO EN2

Nella fase iniziale, come anche nelle successive, si richiede di base la disponibilità del core del software di simulazione MATLAB 5.3 e di alcuni toolboxes specifici per realizzare le implementazioni algoritmiche e le simulazioni funzionali dei metodi teorici per il processamento dei segnali per misure di energia, tempo di arrivo e di forma. Essendo necessario effettuare calcoli simbolici per l'implementazione algoritmica della teoria della sintesi dei filtri ottimi è pure necessaria la disponibilità del software MAPLE 6. Pertanto si richiede l'acquisizione del bundle di MATLAB 5.3 e dei toolboxes Simulinks - Stateflow - DSP Blockset - Fixed Point Blockset - Data Acquisition - Quantized Filtering - Signal Processing - QFT Control Design - Optimization - Wavelet - Neural Networks - xPC Target e del core di Maple 6.

Xilinx Alliance Standard e ModelSim Xilinx Edition VHDL consentono l'implementazione hardware delle architetture sviluppate e ottimizzate per sfruttare al meglio i cores di elaborazione dei dispositivi logici programmabili. La logica programmabile (FPGA) utilizzata sarà della famiglia VIRTEX di seconda generazione di XILINX, essendo questa dotata, accanto a 1 milione di gates equivalenti, di strutture "hard-wired" dedicate alla realizzazione di filtri FIR e IIR, alla creazione on chip di banchi SRAM e quindi particolarmente versatile e veloce. Risulta pertanto necessaria l'acquisizione del software per la programmazione delle nuove FPGA impiegate, Xilinx Alliance Standard. La struttura estesa e complessa di tali dispositivi richiede il supporto di un simulatore per la verifica funzionale e timing delle configurazioni da implementare progettate. Si pensa di fare ricorso al simulatore realizzato dal produttore della FPGA, ModelSim Xilinx Edition VHDL, questo alla luce delle successive fasi di test e di debugging supportate da prodotti specifici appositamente concepiti per interfacciarsi con tale simulatore.

Code Composer Studio for TMS320C5000 con Compile Tools e Debug Tools e Code Composer Studio for TMS320C6000 sono i sistemi di sviluppo e programmazione dei DSP impiegati nel sistema per le architetture di elaborazione che richiedono notevoli risorse di time computing. L'unità centrale di elaborazione sarà costituita da processori DSP che saranno di tipo e in numero diverso a seconda del target applicativo: lo strumento più critico da questo punto di vista si rivelerà quello a canali multipli interattivi per il trattamento dell'informazione contenuta nella forma degli impulsi. Per ragioni di rapporto costo/qualità, in termini di completezza di sistemi di sviluppo e varietà di processori offerti, si utilizzeranno processori Texas Instruments delle piattaforme TMS320C5000 e TMS320C6000. La famiglia TMS320C5000 (16 bit fixed point, 0.54mW/MIPS, 30-500MIPS) verrà impiegata per estrarre energie e tempi di arrivo mentre per le analisi di forma si ricorrerà alla famiglia TMS320C6000, particolarmente specializzata per applicazioni multiprocessore anche floating point. Si rendono pertanto necessari i corrispondenti sistemi di sviluppo Code Composer Studio for TMS320C5000 con Compile Tools e Debug Tools e Code Composer Studio for TMS320C6000.

Questi strumenti consentono di portare a completamento tutte le fasi che conducono alla definizione hardware e software dei processori che si andranno a realizzare.

Nuovo Esperimento	Gruppo
DISPEC	5

Struttura
MILANO

PREVISIONE DI SPESA: PIANO FINANZIARIO LOCALE

PER GLI ANNI DELLA DURATA DEL PROGETTO

In ML

ANNI FINANZIARI	Miss. interno	Miss. estero	Mater. di cons.	Trasp.e Facch.	Spese Calcolo	Affitti e manut. appar.	Mat. inventar.	Costruz. apparati	TOTALE Competenza
2001	0	5	49	0	0	0	0	0	54
2002	1	6	16	0	0	0	14	0	37
2003	2	8	14	0	0	0	0	0	24
TOTALI	3	19	79	0	0	0	14	0	115

Note:

Osservazioni del Direttore della Struttura in merito alla disponibilità di personale e di attrezzature:

Mod. EN. 3

(a cura del responsabile locale)

Nuovo Esperimento	Gruppo
DISPEC	5

Struttura
MILANO

PREVISIONE DI SPESA

Piano finanziario globale di spesa

In ML

ANNI FINANZIARI	Miss. interno	Miss. estero	Materiale di cons.	Trasp.e Facch.	Spese Calcolo	Affitti e manut. appar.	Mat. inventar.	Costruz. apparati	TOTALE Competenza
2001	0	5	49	0	0	0	0	0	54
2002	1	6	16	0	0	0	14	0	37
2003	2	8	14	0	0	0	0	0	24
TOTALI	3	19	79	0	0	0	14	0	115

Note:

ISTITUTO NAZIONALE DI FISICA NUCLEARE

Preventivo per l'anno **2001**

Nuovo Esperimento	Gruppo
DISPEC	5

Struttura
MILANO

PROPOSTA DI NUOVO ESPERIMENTO

VEDI DISPEC.pdf

Nuovo Esperimento	Gruppo
DISPEC	5

Struttura
MILANO

PROPOSTA DI NUOVO ESPERIMENTO

Codice	Esperimento	Gruppo
	DISPEC	5

Struttura
MILANO

COMPOSIZIONE DEL GRUPPO DI RICERCA

N	RICERCATORI Cognome e Nome	Qualifica				Affer. al Gruppo	Percentuale	N	TECNOLOGI Cognome e Nome	Qualifica			Percentuale
		Dipendenti		Incarichi						Dipendenti		Incarichi	
		Ruolo	Art. 23	Ricerca	Assoc.					Ruolo	Art. 23	Ass. Tecnol.	
1	Bittanti Sergio				P.O.	5	30						
2	Casati Giovanna				Dott.	5	70						
3	Di Odoardo Andrea				Dott.	5	90						
4	Geraci Angelo				R.U.	5	80						
5	Ghioni Massimo				P.A.	3	30						
6	Riboldi Stefano				Dott.	5	70						
7	Ripamonti Giancarlo				P.O.	5	50						
8	Zappa Franco				P.A.	5	30						
								Numero totale dei Tecnologi Tecnologi Full Time Equivalent					
N	TECNICI Cognome e Nome	Qualifica				Percentuale							
		Dipendenti		Incarichi									
		Ruolo	Art. 15	Collab. tecnica	Assoc. tecnica								
Numero totale dei Ricercatori						8,0	Numero totale dei Tecnici						
Ricercatori Full Time Equivalent						4,5	Tecnici Full Time Equivalent						

Codice	Esperimento	Gruppo
	DISPEC	5

Struttura
MILANO

COMPOSIZIONE DEL GRUPPO DI RICERCA (cont.)

LAUREANDI Cognome e Nome	Associazione		Titolo della Tesi
	SI	NO	
Relatore G. Ripamonti	<input type="radio"/> SI	<input checked="" type="radio"/> NO	Tecniche di processing miste analogico-digitali per pulse shape analysis
Relatore	<input type="radio"/> SI	<input type="radio"/> NO	
Relatore	<input type="radio"/> SI	<input type="radio"/> NO	
Relatore	<input type="radio"/> SI	<input type="radio"/> NO	
Relatore	<input type="radio"/> SI	<input type="radio"/> NO	
Relatore	<input type="radio"/> SI	<input type="radio"/> NO	
Relatore	<input type="radio"/> SI	<input type="radio"/> NO	
Relatore	<input type="radio"/> SI	<input type="radio"/> NO	
Denominazione	mesi-uomo		SERVIZI TECNICI Annotazioni
INTERAZIONI CON LE INDUSTRIE (COMMESSE HIGH TECH)			
DENOMINAZIONE	DESCRIZIONE PRODOTTO O COMMESSA		
Silena International S.p.A.	Progettazione di un processore hardware dedicato per il trattamento di segnali analogici da rivelatori di radiazione (vedi lettera allegata.pdf)		

Codice	Esperimento	Gruppo
	DISPEC	5

Struttura
MILANO

REFEREES DEL PROGETTO

Cognome e Nome	Argomento

MILESTONES PROPOSTE PER IL 2001

Data completamento	Descrizione
6/30/2001	Implementazione degli algoritmi ottimizzati in linguaggio Assembler e C++. Verifica mediante simulazioni funzionali.
12/30/2001	Progetto completo hardware e software del processore per misure di energia con simulazione funzionale. Master PCB.
6/30/2002	Test di funzionamento del processore digitale per misure di energia ad alta risoluzione.
12/30/2002	Test di funzionamento del processore per la misura dei tempi di arrivo e delle forme degli impulsi.
6/30/2003	Test di funzionamento del processore multicanale per misure di energia e tempi di arrivo.
12/30/2003	Test di funzionamento del processore multicanale per l'elaborazione della forma degli impulsi.

COMPETITIVITA' INTERNAZIONALE

Il sistema si porra' su uno scenario internazionale molto attivo nel settore. Da un lato la classe di processori "hard-wired" in cui la maggior parte delle attivita' di elaborazione dati e' demandata a strutture a logica cablata; dall'altro la classe "computer analysis" dove al contrario il flusso di processamento avviene in dispositivi riconfigurabili.

Della prima classe sono rappresentativi i progetti, ancora in evoluzione, di Koeman (U.S. Pat. No. 3,872,287), di Lakatos (U.S. Pat. No. 5,005,146), di Georgiev-Gast (IEEE Trans. Nucl. Sci. 41(1994)1116-1124 e realizzazione da parte di Target Inc.), di Jordano-knoll (IEEE Trans. Nucl. Sci. 42(1995)683-685 e realizzazione da parte di Amptek Inc.) e di Mort (realizzazione da parte di Gamma-Tech. Inc.). Della seconda classe sono significativi i progetti di Takahashi (IEEE Trans. Nucl. Sci. 40(1993)626-629) e di Al-Haddad (IEEE Trans. Nucl. Sci. 41(1994)1765-1769).

LEADERSHIPS NEL PROGETTO

Cognome e Nome	Funzioni svolte
Ripamonti Giancarlo	Responsabile nazionale

Codice	Esperimento	Gruppo
	DISPEC	5

Struttura
MILANO

Consuntivo anno 1999/2000

LAUREATI		
Cognome e Nome	Titolo della Tesi	Sbocco professionale
Laurea in		
Laurea in		
Laurea in		
Laurea in		
Laurea in		
DOTTORI di RICERCA		
Dott in		
Dott in		
Dott in		
Dott in		
PRESENTAZIONI A CONFERENZE SU INVITO E SEMINARI SIGNIFICATIVI		
Relatore	Titolo	Conferenza o luogo

Codice	Esperimento	Gruppo
	DISPEC	5

Struttura
MILANO

Consuntivo anno 1999/2000

SIGNIFICATIVE VARIAZIONI DI BILANCIO

Capitolo	Variazione (ML)	Motivazione
Missioni Interne	_____	
Missioni Estere	_____	
Consumo	_____	
Trasporti e Facchinaggio	_____	
Spese Calcolo	_____	
Affitti e Manutenzioni	_____	
Materiale Inventariabile	_____	
Costruzione Apparati	_____	
Totale storni	_____	

CONFERENZE, WORKSHOP e SCUOLE ORGANIZZATE in ITALIA

Data	Titolo	Luogo

SIGNIFICATIVE COMMESSE E RELATIVO IMPORTO

ANAGRAFICA FORNITORE	DESCRIZIONE PRODOTTO O COMMESSA	IMPORTO (ML)

Codice	Esperimento	Gruppo
	DISPEC	5

Struttura
MILANO

Consuntivo anno 1999/2000

MILESTONES RAGGIUNTE	
Data completamento	Descrizione
Commento al conseguimento delle milestones	

SVILUPPO DI STRUMENTAZIONE INNOVATIVA

Ricadute su altri gruppi, sul sistema industriale e su altre discipline

Codice	Esperimento	Gruppo
	DISPEC	5

Struttura
MILANO

Elenco delle pubblicazioni anno 1999/2000

--

PRESENTAZIONE DEL PROGETTO 'DISPEC'

MOTIVAZIONI

I risultati conseguiti negli esperimenti ADELE, SIDE, FORTE hanno consentito di maturare la conoscenza e l'esperienza per realizzare sistemi per spettrometria ad elevata risoluzione, con l'impiego di tecniche di filtraggio digitale, competitivi anche in ambito commerciale per prestazioni e potenzialità applicative. In campi molto vasti e ortogonali tra loro, dalla fisica nucleare alla medicina, dal monitoraggio ambientale all'astronomia, è sempre maggiore il ruolo che rivestono i sistemi ad elevata risoluzione per la misura delle caratteristiche dei segnali all'uscita di rivelatori di radiazione. Si assiste ad una costante ricerca di miglioramento di tali apparati soprattutto nelle loro versioni digitali. Le caratteristiche peculiari dei segnali che tali sistemi devono misurare sono le energie ad essi associate, i loro tempi di arrivo e le loro forme. Le architetture di elaborazione devono essere specializzate per ciascuno di questi task e così la strumentazione deve essere progettata selettivamente per la misura di ciascuno di essi. Attualmente, però, la quasi totalità dei sistemi di elaborazione in commercio è rivolta alla sola misura dell'energia dei segnali offrendo prestazioni medio-alte a costi estremamente elevati. Peraltro per applicazioni specifiche ma sempre più frequenti, quali ad esempio la misura di energia ad elevata risoluzione ottimizzata automaticamente in base alle effettive condizioni operative, la localizzazione degli eventi nel volume attivo di rivelatori di grandi dimensioni come i rivelatori segmentati HPGe, la misura precisa dei tempi di arrivo per stabilire coincidenze e anticoincidenze, non esiste ad oggi una strumentazione consolidata.

IL PROGETTO DISPEC

Il progetto si propone di realizzare un processore real-time misto analogico-digitale la cui architettura di base sia compatibile con misure di energia, di tempo di arrivo e di forma di impulsi. Si propone altresì di ottimizzare ed automatizzare il software di elaborazione implementato nell'hardware per ottenere la massima risoluzione possibile delle misure nelle reali condizioni operative. L'obiettivo è quello di realizzare architetture hardware e software competitive dal punto di vista delle prestazioni e delle potenzialità applicative anche dal punto di vista commerciale.

Il progetto di ricerca qui proposto prevede i seguenti obiettivi.

1. Studio e messa a punto di algoritmi high-performance per la misura real-time ottima dell'energia, dei tempi di arrivo e delle caratteristiche di forma di impulsi.
2. Determinazione delle design rules dell'hardware e design rules del software per l'implementazione efficiente degli algoritmi di cui al punto 1.
3. Progettazione e realizzazione di un processore misto analogico-digitale per radiazione X e gamma a tasso di conteggio in uscita fino a 100 kpps, che condizioni e/o digitalizzi un segnale analogico in ingresso rilevando la presenza di impulsi di assegnate caratteristiche nel data stream, ne stimi al meglio tramite filtraggio le ampiezze (i.e. le energie), consenta una inizializzazione ed un adattamento completamente automatico dei filtri impiegati alle reali condizioni operative di misura.
4. Progettazione e realizzazione di un processore digitale di prestazioni analoghe al processore di cui al punto 2 dedicato alla misura ottima del tempo di arrivo e allo studio della forma di impulsi, che consenta una inizializzazione ed un adattamento automatico dei filtri impiegati alle condizioni sperimentali.
5. Realizzazione di uno strumento (sintesi dei processori di cui al punto 2 ed al punto 3) prototipo in versione multicanale per la misura congiunta delle energie e dei tempi di arrivo degli impulsi.
6. Realizzazione di uno strumento prototipo a canali multipli interattivi per il trattamento dell'informazione contenuta nella forma degli impulsi, ad esempio per rivelatori segmentati di grandi dimensioni HPGe o per sistemi ad elevata molteplicità di rivelatori.

La fase iniziale prevede innanzitutto lo sviluppo di algoritmi che consentano di individuare in tempo reale con la massima risoluzione l'energia e il tempo di occorrenza di impulsi. Si indagheranno tecniche veloci di filtraggio digitale lineare e tecniche non lineari derivanti dall'applicazione del principio della massima entropia o dei minimi quadrati generalizzati. Saranno sviluppati algoritmi di

sintesi dei filtri digitali impiegati nelle diverse tecniche per l'inizializzazione automatica e per il tracking semi-automatico dei coefficienti ai valori ottimali rispetto alle condizioni sperimentali di misura (ad esempio rispetto al rumore, rispetto a caratteristiche peculiari del segnale di ingresso, ecc.). Questa fase prevede l'implementazione della teoria di sintesi dei filtri ottimi per l'ampiezza e per il tempo con vincoli temporali arbitrari sulla loro forma e per qualunque condizione di rumore di cui sia nota o venga misurata la densità spettrale. Occorre precisare che, per quanto riguarda la stima del tempo di arrivo, si distinguerà il caso di segnale in corrente anodica deltiforme (ad esempio nel caso di una SDD) da quello in cui la forma è allargata e statistica (ad esempio nel caso di rivelatori HPGe). In entrambi i casi si indagheranno soluzioni compatibili con la medesima architettura hardware, in modo da particolareggiare il processore ai due casi in linea di principio con una semplice riconfigurazione software del sistema. In particolare nel processing estremamente complesso delle forme statistiche verrà anche presa in considerazione l'implementazione di una logica a rete neurale o di un tuning selettivo in frequenza del segnale basato sulla decomposizione in wavelet. A questo caso fa capo naturalmente anche lo studio delle caratteristiche delle forme dei segnali per inferire determinate informazioni quali, ad esempio, la posizione dell'interazione radiazione-materia nel volume attivo dei rivelatori HPGe [1-11]. In questa fase, come nelle successive, si richiede di base la disponibilità del core del software di simulazione MATLAB 5.3 e di alcuni toolboxes specifici. Essendo necessario effettuare calcoli simbolici per l'implementazione algoritmica della teoria della sintesi dei filtri ottimi è pure necessaria la disponibilità del software MAPLE 6. Pertanto si richiede l'acquisizione di **due licenze per PC di MATLAB 5.3** e dei **toolboxes Simulinks - Stateflow - DSP Blockset - Fixed Point Blockset - Data Acquisition - Quantized Filtering - Signal Processing - QFT Control Design - Optimization - Wavelet - Neural Networks - xPC Target**. La multilicenza è resa necessaria dal supporto fondamentale di questo software in tutte le fasi del progetto, il che ne fa certamente prevedere un uso continuo e concorrente tra i partecipanti. Inoltre si richiede **una licenza per PC del core di MAPLE 6**.

La filosofia con la quale si svilupperà il sistema base si pone a cavallo tra le due classi di soluzioni per la realizzazione di processori digitali di segnali. Da un lato la classe "hard-wired" in cui la maggior parte delle attività di elaborazione dei dati è demandata a strutture a logica cablata; dall'altro la classe "computer analysis" dove al contrario il flusso di processamento avviene in dispositivi riconfigurabili. Della prima classe sono rappresentativi i progetti di Koeman (U.S. Pat. No. 3,872,287), di Lakatos (U.S. Pat. No. 5,005,146), di Georgiev-Gast (IEEE Trans. Nucl. Sci. 41(1994)1116-1124 e realizzazione da parte di Target Inc.), di Jordanov-Knoll (IEEE Trans. Nucl. Sci. 42(1995)683-685 e realizzazione da parte di Amptek Inc.) e di Mort (realizzazione da parte di Gamma-Tech. Inc.). Della seconda classe sono significativi i progetti di Takahashi (IEEE Trans. Nucl. Sci. 40(1993)626-629) e di Al-Haddad (IEEE Trans. Nucl. Sci. 41(1994)1765-1769). L'idea per il sistema oggetto di questo progetto è di realizzare un sistema che sfrutti la velocità della prima classe di sistemi e la versatilità della seconda, senza incorrere nella staticità della prima ma nemmeno nell'impiego di risorse specializzate e high performance della seconda. Questo consentirà di ottenere prestazioni spettroscopiche anche ad alti tassi di conteggio operando, tranne nel caso dell'analisi di forma, a basse frequenze di campionamento ($\leq 10\text{MHz}$) e quindi a velocità di elaborazione contenute, il che implica bassa potenza dissipata e notevole contenimento dei costi rispetto ai progetti finora commercializzati. Tali aspetti sono evidentemente di primaria importanza nei sistemi con grande molteplicità di canali paralleli. Per quanto riguarda il processing di ampiezze e tempi di arrivo, il throughput in uscita arriverà a 100kpps, la dinamica in energia dei segnali riconoscibili e processabili coprirà selettivamente il range 0-2MeV e tutte le funzioni, compresa quella di trigger dei segnali saranno implementate digitalmente lasciando analogiche solo eventuali operazioni di condizionamento del segnale (ad esempio lo shaping) a monte della conversione A/D [12-20].

L'architettura hardware che implementerà lo strumento con tali caratteristiche sarà basata sull'utilizzo di dispositivi logici programmabili (CPLD e FPGA) con funzione di coprocessori di un'unità principale di elaborazione costituita da uno o più DSP. La logica programmabile (FPGA) utilizzata sarà della famiglia VIRTEX di seconda generazione di XILINX, essendo questa dotata, accanto a 1 milione di gates equivalenti, di strutture "hard-wired" dedicate alla realizzazione di filtri FIR e IIR, alla creazione on chip di banchi SRAM e quindi particolarmente versatile e veloce. Risulta pertanto necessaria l'acquisizione del software per la programmazione delle nuove FPGA impiegate, **Xilinx Alliance Standard**. La struttura estesa e complessa di tali dispositivi richiede il supporto di un simulatore per la verifica funzionale e timing delle configurazioni da implementare progettate. Si pensa di fare ricorso al simulatore realizzato dal produttore della FPGA, **ModelSim Xilinx Edition VHDL**. La fase di test e di debugging delle FPGA programmate avviene con il supporto di due piattaforme di test (corrispondenti alle due tipologie di packages dei modelli di FPGA candidati ad essere impiegati), **Xilinx Prototype Platforms**, senz'altro meno costose di apposite test boards multilivello perché

riutilizzabili e sicuramente error free. Tali boards sono ottimizzate per essere interfacciate mediante cavo multilix ad un apposito analizzatore di stati logici integrato su PC nell'ambiente di sviluppo Xilinx, **ChipScope ILA Design Kit**. L'unità centrale di elaborazione sarà costituita da processori DSP che saranno di tipo e in numero diverso a seconda del target applicativo: lo strumento più critico da questo punto di vista si rivelerà quello a canali multipli interattivi per il trattamento dell'informazione contenuta nella forma degli impulsi. Per ragioni di rapporto costo/qualità, in termini di completezza di sistemi di sviluppo e varietà di processori offerti, si utilizzeranno processori Texas Instruments delle piattaforme TMS320C5000 e TMS320C6000. La famiglia TMS320C5000 (16 bit fixed point, 0.54mW/MIPS, 30-500MIPS) verrà impiegata per estrarre energie e tempi di arrivo mentre per le analisi di forma si ricorrerà alla famiglia TMS320C6000, particolarmente specializzata per applicazioni multiprocessore anche floating point. Si rendono pertanto necessari i corrispondenti sistemi di sviluppo **Code Composer Studio for TMS320C5000** con **Compile Tools** e **Debug Tools** e **Code Composer Studio for TMS320C6000**. Nell'interesse dell'efficienza e dell'economia del progetto, anche per la sezione di DSP è opportuno utilizzare una test board per il test e il debugging delle implementazioni realizzate. La Texas Instruments raccomanda allo scopo l'**Evaluation Module Bundle TMS320C549**. La realizzazione ed il test hardware della sezione digitale realizzata, nelle sue parti costituenti e nella sua globalità, richiederà l'impiego di un generatore programmabile di pattern digitali. Si utilizzerà allo scopo un generatore disponibile TEKTRONIX DG2020A a 36 canali di uscita il quale però è corredato attualmente da un solo connettore di uscita che consente l'utilizzo dei primi 12 canali. Avendo in programma l'impiego di processori a 32 bit (TMS320C6000) si rende quindi necessario l'upgrade dello strumento con altri due connettori di uscita da 12 canali ciascuno (**P3420 12 Bit General Purpose Pod**) per portare gli stimoli in uscita al valore massimo di 36.

Si prevede che durante il progetto verranno realizzati almeno **quattro** prototipi che richiederanno lo sviluppo di altrettante **boards multilivello (>5)** e **ad alta densità di componenti SMD**. In questa fase sarà particolarmente intensa l'acquisizione di **componenti elettronici** anche di diverse caratteristiche per la medesima tipologia (ad esempio per investigare lo speed grade necessario).

Il progetto verrà sviluppato in autonomia ma con frequenti **contatti con realtà accademiche** che sono impegnate in problematiche analoghe (quali **INFN LNL Padova, GSI Darmstadt D, IKP Juelich D, BNL Berkley USA**), presso le quali oltre a riunioni di discussione verranno effettuati alcuni test sperimentali dei prototipi. Particolare attenzione verrà riservata alla valenza applicativa e commerciale della strumentazione, mantenendo contatto anche con **realtà industriali** del settore (quale **Silena International S.p.A.**).

- [1] E.Gatti, A.Geraci, G.Ripamonti, "Automatic synthesis of optimum filters with arbitrary constraints and noises: a new method", Nucl. Instr. and Meth. Vol. A381, pp.117-127, 1996.
- [2] A.Geraci, "Asymmetrical optimum filters for charge measurement in presence of 1/f current noise", Nucl. Instr. and Meth. Vol. A386, pp.487-491, 1997
- [3] E.Gatti, A.Geraci, G.Ripamonti, "Lorentzian noise spectral density: optimum filter", Nucl. Instr. and Meth. Vol. A385, pp.561-562, 1997.
- [4] E.Gatti, A.Geraci, G.Ripamonti, "Optimum filter for 1/f current noise smoothed to white at low frequency", Nucl. Instr. and Meth. Vol. A394, pp.268-270, 1997.
- [5] E.Gatti, A.Geraci, G.Ripamonti, "Optimum time-limited filters for input signals of arbitrary shape", Nucl. Instr. and Meth. Vol. A395, pp.226-230, 1997.
- [6] E.Gatti, A.Geraci, G.Ripamonti, "Optimum filters for experimentally measured noise in high resolution nuclear spectroscopy", Nucl. Instr. and Meth. Vol. A417, pp.131-136, 1998.
- [7] A.Pullia, A.Geraci, G.Ripamonti, "On field determination of the minimum-noise filter for digital radiation spectrometer", proc. Of the 1997 IEEE Nuclear Science Symposium, November 2-9, 1997, Albuquerque, New Mexico, USA.
- [8] G.Ripamonti, A.Pullia, A.Geraci, "Measurement requirements and front-end design rules for gamma-ray tracking in large-volume germanium detectors through pulse shape analysis", 1999 IEEE Instrumentation and Measurement Technology Conference, Venice, Italy.
- [9] E.Gatti, G.Casati, A.Geraci, A.Pullia, G.Ripamonti, "A pulse-shape analysis approach to 3-D position determination in large-volume HPGe detectors", 1999 IEEE Nuclear Science Symposium, Seattle, Washington, october 23-30, 1999.
- [10] E.Gatti, G.Casati, A.Geraci, S.Riboldi, G.Ripamonti, F.Camera, B.Million, "An algorithm for 3-D localization of multiple pulses in large-volume segmented HPGe detectors", 2000 IEEE Nuclear Science Symposium, Lyon, France, october 15-20, 2000.
- [11] A.Geraci, G.Ripamonti and A.Pullia, "An automatic initialization procedure for real-time digital radiation spectrometry", Nucl. Instr. and Meth. Vol. A403, pp.455-464, 1998.

- [12]A. Geraci, M. Zambusi, G. Ripamonti, "A comparative study of the energy resolution achievable with digital signal processors in X-ray spectroscopy", IEEE Trans. on Nucl. Sci. vol.43 No.2, pp. 731-736, April 1996
- [13]A.Geraci, G.Ripamonti "A new on-line digital solution for event timing setups", Nucl. Instr. and Meth. Vol. A422, pp.337-340, 2000.
- [14]A.Geraci, A.Pullia, G.Ripamonti, "Quasi-optimum X and γ spectroscopy based on real-time digital techniques", Nucl. Instr. and Meth. Vol. A439, pp.378-384, 2000.
- [15]A.Geraci, G.Ripamonti, A.Pullia, "An automatic initialization procedure for real-time digital radiation spectrometry", Nucl. Instr. and Meth. Vol. A403, pp.455-464, 1998.
- [16]G.Ripamonti, A.Geraci, "Towards real time digital pulse processing based on least mean squares algorithms", Nucl. Instr. and Meth. Vol. A400, pp.447-455, 1997.
- [17]G.Ripamonti, A.Pullia, A.Geraci, "Digital vs. analogue spectroscopy: a comparative analysis", Proc. Of the 1998 Instrumentation and Measurement Technology Conference, St.Paul, Minnesota, USA, May 18-21, 1998.
- [18]A.Geraci, A.Pullia, G.Ripamonti, "Automatic pole-zero zero-pole digital compensator for high resolution spectroscopy: design and experiments", IEEE Transaction on Nucl. Sci., 46(1999),pp. 817-821.
- [19]A.Geraci, A.Di Odoardo, S.Riboldi, G.Ripamonti,"Adaptive digital spectroscopy in programmable logic", submitted to IEEE Transaction on Nucl. Sci.
- [20]A.Geraci, S.Riboldi, G.Ripamonti, "Fixed point DSP timing of pulses based on a high-precision division technique", Proc. of the EUSIPCO 2000 Conference, Tampere, Finland, 4-8 Sptember, 2000.

TEMPI E MILESTONES

La ricerca si sviluppa su un arco temporale di **tre anni**.

Anno 2001

Obiettivo : Studio e messa a punto degli algoritmi high-performance per la misura real-time ottima dell'energia, dei tempi di arrivo e delle caratteristiche di forma di impulsi.

Determinazione delle design rules dell'hardware e design rules del software per l'implementazione efficiente di tali algoritmi.

Progettazione di un processore misto analogico-digitale per radiazione X e gamma a tasso di conteggio in uscita fino a 100 kpps, che condizioni e/o digitalizzi un segnale analogico in ingresso rilevando la presenza di impulsi di assegnate caratteristiche nel data stream, ne stimi al meglio tramite filtraggio le ampiezze (i.e. le energie), consenta una inzializzazione ed un adattamento completamente automatico dei filtri impiegati alle reali condizioni operative di misura.

Milestones :*Giugno 2001* - Implementazione degli algoritmi ottimizzati in linguaggio Assembler e C++. Verifica mediante simulazioni funzionali.

Dicembre 2001 - Progetto completo del processore per misure di energia con simulazione funzionale.

Anno 2002

Obiettivo : Realizzazione del processore per misure ad alta risoluzione di energia di radiazione X e gamma.

Progettazione e realizzazione del processore digitale, di prestazioni analoghe al processore per le misure di energia, dedicato alla misura ottima del tempo di arrivo e allo studio della forma di impulsi, che consenta una inzializzazione ed un adattamento automatico dei filtri impiegati alle condizioni sperimentali.

Milestones : *Giugno 2002* - Test di funzionamento del processore digitale per misure di energia ad alta risoluzione.

Dicembre 2002 - Test di funzionamento del processore per la misura dei tempi di arrivo e delle forme degli impulsi.

Anno **2003**

Obiettivo : Realizzazione della sintesi dei processori per l'energia e per i tempi di arrivo in versione multicanale per la misura congiunta delle energie e dei tempi di arrivo degli impulsi.
Realizzazione dello strumento a canali multipli interattivi per il trattamento dell'informazione contenuta nella forma degli impulsi, ad esempio per rivelatori segmentati di grandi dimensioni HPGe o per sistemi ad elevata molteplicità di rivelatori.

Milestones : *Giugno 2003* - Test di funzionamento del processore multicanale per misure di energia e tempi di arrivo.

Dicembre 2003 - Test di funzionamento del processore multicanale per l'elaborazione della forma degli impulsi.

PARTECIPANTI AL PROGETTO

RIPAMONTI Giancarlo	Professore I fascia MURST	50%
COVA Sergio	Professore I fascia MURST	30%
BITTANTI Sergio	Professore I fascia MURST	30%
ZAPPA Franco	Professore II fascia MURST	30%
GHIONI Massimo	Professore II fascia MURST	30%
GERACI Angelo	Ricercatore MURST	80%
DI ODOARDO Andrea	Dottorando di ricerca	90%
RIBOLDI Stefano	Dottorando di ricerca	70%
CASATI Giovanna	Dottorando di ricerca	70%
TOTALE ANNI-UOMO		4.8

+ 3 laureandi/anno al 100% per un totale di 9.0 anni-uomo.

L'ente di appartenenza di tutti i partecipanti è il Politecnico di Milano.

SILENA INTERNATIONAL SpA

SILENA INTERNATIONAL S.p.A.
Via Firenze, 3
20063 CERNUSCO s/N (MI) ITALY
Tel. (+Int. 39) (0)2 921701.1
Fax (+Int. 39) (0)2 92142345
e-mail: silena@silena.com

Egr. Prof. Giancarlo Ripamonti
POLITECNICO DI MILANO
Dipartimento di Elettronica
e Informazione
20100 Milano

Cernusco s/N, 22 giugno 2000

Egregio Professore,

La informiamo che la nostra Società intende realizzare sistemi per spettrometria ad alta risoluzione che impiegano tecniche di filtraggio digitale.


Lo stato attuale delle ricerche in atto nel suo gruppo è già tale da permettere di realizzare uno strumento commercializzabile, ma vista l'evoluzione rapida a livello mondiale su questi argomenti, siamo molto interessati a che le sue ricerche possano continuare al fine di mantenere la competitività.

Le confermiamo quindi il nostro interesse per le sue ricerche attinenti a tale argomentazione e, confidiamo nella Vostra collaborazione per il raggiungimento degli scopi prefissati.

L'occasione ci è gradita per porgerLe i nostri distinti saluti.

"SILENA INTERNATIONAL S.p.A."

Il Direttore Generale



Antonio Tabelli

Esperimento

gruppo

Rappresentante nazionale

Struttura res. naz

nuovo continua

DISPEC

5

GIANCARLO

Milano

nuovo

STR.	ESPERIM.	Missioni interno	Inviti ospiti stran.	Missioni estero	Mater. di Cons.	Spes Sem	Tras. e Fac.	Pub. Scien.	Spese Calc	Aff. e Manut. App.	Mater. invent.	Costruz. apparati	TOTALE
MILANO	Personale												
	Ricercatori	8,0	Tecnologi			Tecnici			Servizi mesi uomo				
	FTE	4,5	FTE			FTE							
	Rapporti (FTE/numero) Ricercatori				0,56				Ricercatori+Tecnologi				0,56
	DISPEC			5	49								54
	di cui sj												
	Totals			5	49								54
di cui sj													
Richieste/(FTE ricercatori+tecnologi)				12,00									
TOTALI													
Totals			5	49									54
di cui sj													
Confronto con il modello EC4													
Mod. EC4 dati													
Totals-Dati EC4			5,0	49,0									54,0
Personale													
Ricercatori	8,0	Tecnologi			Tecnici			Servizi mesi uomo					
FTE	4,5	FTE			FTE								
Rapporti (FTE/numero) Ricercatori				0,56				Ricercatori+Tecnologi				0,56	
Richieste/(FTE ricercatori+tecnologi)				12,00									